台積電16奈米商機 蓄勢待發

作者: 記者涂志豪╱台北報導 | 中時電子報 – 2013年10月7日 上午5:30

工商時報【記者涂志豪╱台北報導】

台積電開放創新平台生態論壇(TSMC OIP Ecosystem Forum)上周在美國聖荷西(San Jose)登場,台積電技術長孫元成會中指出,台積電20奈米已進入生產階段,超過25個晶片完成設計定案(tape-out)。

同時,預計2015年進入量產的16奈米已有逾30個晶片設計案到手,明年20奈米產能拉升(ramp up)速度及獲得的設計案將優於28奈米。

此次台積電董事長張忠謀並未參加論壇,是以錄影對與會合作夥伴及客戶發表演說。張忠謀表示,看到更多的機會,但要爭取機會之窗已愈來愈小,未來須面對的產業壓力包括更多的投資、更大的複雜度等,需要用專業去解決這些問題。張忠謀期許台積電及合作夥伴彼此之間要更具競爭力,才能在這場戰役中去贏得勝利。

此次論壇已有客戶表明將導入台積電20奈米及16奈米,包括甲骨文(Oracle)開發的超級伺服器處理器SPARC M7、賽靈思(Xilinx)新一代可程式邏輯閘陣列(FPGA)、阿爾特拉(Altera)最新傳輸晶片、以及高通的手機晶片等。當然業界也指出,蘋果A7及A8系列64位元ARM架構應用處理器,同樣採用台積電20奈米或16奈米投片生產。

台積電20奈米是首次採用雙重曝光(double patterning)微影技術的新製程,設計流程與28奈米大不相同,不同於28奈米世代針對不同的晶片提供4種不同製程,20奈米僅提供1種系統單晶片製程(20SoC),16奈米也只提供1種鰭式場效電晶體(FinFET)製程。

根據台積電提供資料,20奈米閘極密度是28奈米的1.9倍,在相同功耗下運算速度可增加15%,在相同速度下功耗可降低30%,且展示的112M高密度靜態隨機存取記憶體(HD SRAM)自然良率(nature yield)已大於75%。

台積電16奈米研發已經完成,11月將開始進行風險生產,明年底前完成產能建置後,2015年初進入量產階段。台積電16奈米是首次將電晶體改為3D架構,閘極密度是28奈米的2倍,相較於20奈米製程,在相同功耗下可再提升20%速度,在相同速度及類似的閘極密度下可再減少35%功耗,試投的128M大電流靜態隨機存取記憶體(HC SRAM)自然良率同樣大於75%。

……..文章來源:按這裡




未分類