台積電找鈺創 打造3D IC

作者: 記者涂志豪╱台北報導 | 中時電子報 – 2013年10月31日 上午5:30

工商時報【記者涂志豪╱台北報導】

台積電(2330)在邏輯IC製程上領先全球同業,但DRAM仍然只能依賴韓系業者提供。為了加強在3D IC的DRAM技術主導性,業界傳出,台積電計畫投資1億美元開發Wide I/O(加寬匯流排)或HBM(高頻寬記憶體)等次世代DRAM產品,鈺創(5351)可望出線成為合作夥伴。

另外,全球半導體聯盟(GSA)今(31)日將在台灣舉辦年度Memory+論壇,探討整合記憶體及邏輯IC新興技術。鈺創董事長盧超群身為GSA亞太領袖議會主席,將與台積電、三星、旺宏、東芝等業者,共同針對3D IC導入Wide I/O或HBM的發展趨勢發表演說。

將繪圖處理器(GPU)整合在中央處理器(CPU)或ARM應用處理器中的系統單晶片(SoC)設計,已經是目前市場主流,但GPU的效能不斷提升,DRAM頻寬不足問題再度浮上檯面。為了解決此一問題,英特爾目前採用嵌入式DRAM(eDRAM)製程,但有技術太難及成本過高的門檻,所以包括超微、賽靈思、阿爾特拉、高通、聯發科等業者,已傾向採用Wide I/O或HBM來解決此一問題。

事實上,因為邏輯製程及DRAM製程的大不相同,無法在製造上將兩種晶片整合在同一晶片中,所以,將邏輯IC及DRAM利用堆疊方式整合在同一晶片中的異質3D IC技術,就成為最佳解決方案。如台積電及賽靈思共同推出的首款異質3D IC的Virtex-7系列產品,就是採用台積電28奈米製程及3D IC封裝CoWoS製程生產。

對於台積電來說,目前雖然與韓國DRAM廠合作開發3D IC,但基於對技術主導性的考量,台積電已計畫轉向與台灣DRAM業者合作開發下一世代的Wide I/O 2及HBM產品。據業內人士透露,台積電計畫投資1億美元,與國內DRAM業者共同開發Wide I/O 2及HBM晶片,而鈺創因為擁有不少DRAM專利及檢測良品晶粒(KGD)技術,所以可望獲得台積電青睞並出線。

台積電日前在開放創新平台生態論壇中,已對外說明3D IC技術藍圖。去年提出的Wide I/O介面CoWoS技術已經進入量產,今年第2季提出的Wide I/O介面穿透電晶體堆疊(TTS)技術已將參考設計流程交付給客戶。台積電計畫在2014年第4季將HBM介面導入高效能的繪圖晶片或FPGA等16奈米晶片,2015年之後則進入Wide I/O 2世代。

……..文章來源:按這裡




未分類